#### From the INTERNATIONAL BUREAU

#### PCT

#### **NOTIFICATION CONCERNING** SUBMISSION OR TRANSMITTAL OF PRIORITY DOCUMENT

(PCT Administrative Instructions, Section 411)

To:

TAKADA, Mamoru Takada, Kuzuno, Takahashi & Tanida 5th Floor, Intec 88 Bldg.

20. Araki-cho

Shinjuku-ku, Tokyo 160-0007

Date:of:mailing-(day/month/year)	the state of the s				
Applicant's or agent's file reference  NEL01210  (G547NE)	IMPORTANT NOTIFICATION				
International application No. PCT/JP01/08910	International filing date (day/month/year) 11 October 2001 (11.10.01)				
International publication date (day/month/year) Not yet published	Priority date (day/month/year) 11 October 2000 (11.10.00)				

#### NTT ELECTRONICS CORPORATION et al

- The applicant is hereby notified of the date of receipt (except where the letters "NR" appear in the right-hand column) by the International Bureau of the priority document(s) relating to the earlier application(s) indicated below. Unless otherwise indicated by an asterisk appearing next to a date of receipt, or by the letters "NR", in the right-hand column, the priority document concerned was submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b).
- 2. This updates and replaces any previously issued notification concerning submission or transmittal of priority documents.
- An asterisk(\*) appearing next to a date of receipt, in the right-hand column, denotes a priority document submitted or transmitted to the International Bureau but not in compliance with Rule 17.1(a) or (b). In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.
- The letters "NR" appearing in the right-hand column denote a priority document which was not received by the International Bureau or which the applicant did not request the receiving Office to prepare and transmit to the International Bureau, as provided by Rule 17.1(a) or (b), respectively. In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.

**Priority date** 

Priority application No.

**Country or regional Office** or PCT receiving Office

Date of receipt of priority document

11 Octo 2000 (11.10.00)

2000-310708

JP

30 Nove 2001 (30.11.01)

Th International Bur au of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

**Authorized officer** 

S. Mandallaz

Facsimile No. (41-22) 740.14.35

Telephone No. (41-22) 338.83.38

# 特許協力条約

発信人 日本国特許庁(受理官)

出願人代理人

高田 守



あて名

**〒**160-0007

東京都新宿区荒木町20番地 インテック8 8ビル5階 高田・葛野国際特許事務所

PCT/JP01/08910

RO105

P C T

# 国際出願番号及び 国際出願日の通知書

(法施行規則第22条、第23条) [PCT規則20.5(c)]

		発送日(日. 」	引. 年)	
	· ·		23.10.01	
出願人又は代理人		•		
の書類記号 NEL01210		<b>].</b> .	重要な通知	
国際出願番号	国際出願日(日	. 月. 年)	優先日(日.月.年)	
PCT/JP01/08910	11.	10.01	11.10.00	•
出願人(氏名又は名称)				
エヌティティエレク	トロニクス株式会	<u> </u>	· · · · · · · · · · · · · · · · · · ·	Process of the second second
			•	•

1. この国際出願は、上記の国際出願番号及び国際出願日が付与されたことを通知する。

記録原本は、 23 日 10 月 01 年 に国際事務局に送付した。

#### 注 意

- a. 国際出願番号は、特許協力条約を表示する「PCT」の文字、斜線、受理官庁を表示する 2文字コード(日本の場合JP)、西暦年の最後から2桁の数字、斜線、及び5桁の数字からなっています。
- b. 国際出願日は、「特許協力条約に基づく国際出願に関する法律」第4条第1項の要件を満 たした国際出願に付与されます。
- c. あて名等を変更したときは、速やかにあて名の変更届等を提出して下さい。
- d. 電子計算機による漢字処理のため、漢字の一部を当用漢字、又は、仮名に置き換えて表現してある場合もありますので御了承下さい。
- e. この通知に記載された出願人のあて名、氏名(名称)に誤りがあるときは申出により訂正 します。
- f. 国際事務局は、受理官庁から記録原本を受領した場合には、出願人にその旨を速やかに通知(様式PCT/IB/301)する。記録原本を優先日から14箇月が満了しても受領していないときは、国際事務局は出願人にその旨を通知する。〔PCT規則22.1(c)〕

権限のある職員

#### 名称及びあて名

日 本 国 特 許 庁 (RO/JP)

郵便番号 100-8915 TELO3-3592-1308

日本国東京都千代田区霞が関三丁目4番3号

**B** 

特 許 庁 長 官


様式PCT/RO/105 (1998年7月)

1		•			
**					
				÷	
·	·				
	·		÷.		
		,			
	*			٠	
			•		

P C T

### 国際調査報告





(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

出願人又は代理人

出願人又は代理人 の書類記号 NEL01210	今後の手続き		限告の送付通知様式 5 を参照すること。	t(PCT/ISA/220)				
国際出願番号 PCT/JP01/08910	国際出願日(日.月.年)	11. 10. 01	優先日 (日.月.年)	11. 10. 00				
出願人 (氏名又は名称) エヌティティ	イエレクトロニ	クス株式会社	•					
国際調査機関が作成したこの国際調査との写しは国際事務局にも送付される		規則第41条(PCT18	3条)の規定に従い	・出願人に送付する。				
この国際調査報告は、全部で3	ページであ	る。						
この調査報告に引用された先行力	を術文献の写し	も添付されている。		· ·				
1. 国際調査報告の基礎 a. 言語は、下記に示す場合を除く この国際調査機関に提出さ	(ほか、この国) れた国際出願の	際出願がされたものに基 )翻訳文に基づき国際調	づき国際調査を行 査を行った。	<b>うた。</b>				
b. この国際出願は、ヌクレオチト □ この国際出願に含まれる書	、又はアミノ酸 面による配列表	配列を含んでおり、次の t	配列表に基づき国	際調査を行った。				
この国際出願と共に提出さ	•• .		表					
□ 出願後に、この国際調査機関に提出された書面による配列表								
<ul><li>□ 出願後に、この国際調査機関に提出されたフレキシブルディスクによる配列表</li><li>□ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった。</li></ul>								
□ 書面による配列表に記載した 書の提出があった。	た配列とフレキ	シブルディスクによる酢	紀列表に記録した	記列が同一である旨の陳述				
2.	できない(第	I 欄参照)。						
3. 党明の単一性が欠如してい	る(第Ⅱ欄参用	· (景) 。						
4. 発明の名称は x 出願	i人が提出したヾ	ものを承認する。		·				
□ 次に	示すように国際	祭調査機関が作成した。						
			· · · · · · · · · · · · · · · · · · ·					
5. 要約は 🗓 出願	人が提出したく	らのを承認する。						
国際	調査機関が作成		国際調査報告の発	則38.2(b)) の規定により 送の日から1カ月以内にこ				
6. 要約書とともに公表される図は、 第 <u>1</u> 図とする。x 出願	人が示したとお	<b>おりである。</b>	□ ない	,				
□ 出願	人は図を示さな	<b>ì</b> かった。						
本図	は発明の特徴を	一層よく表している。		į.				

		, 1
,		
		er Y
		·
<b>5</b> ,		

# A. 発明の属する分野の分類(国際特許分類 (IPC))

Int. Cl 7 H04L 7/033

H03L7/08

H03K 5/26

#### B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl 7 H04L 7/033

H03L7/08 H03K 5/26

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報

1971-2001年1996-2001年

日本国実用新案登録公報日本国登録実用新案公報

1994-2001年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

	ると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 11-122232 A (富士通株式会社) 30.4月.1 999 (30.04.99),第1図とその説明 (ファミリーなし)	1 – 7
A	JP 6-268514 A (株式会社東芝) 22.9月.199 4 (22.09.94),第1図とその説明 (ファミリーなし)	1 – 7.

#### x C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

17.12.01

国際調査報告の発送日

25.12.01

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 阿 部 弘



5K 9382

電話番号 03-3581-1101 内線 3555

C (続き).	関連すると認められる文献	関連する
<u>カテゴリー*</u> A	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号 1 — 7
A	JP 6-37838 A (ソニー株式会社) 10.2月.199 4 (10.02.94),第1図とその説明 (ファミリーなし)	1 - 7

					y • 7	*	
		<i>Ş</i> -					
*					÷		
	%		3				
					·		
			÷				

#### (19) 世界知的所有権機関 国際事務局



# 

#### (43) 国際公開日 2002 年4 月18 日 (18.04.2002)

#### **PCT**

### (10) 国際公開番号 WO 02/32041 A1

(51) 国際特許分類7: H04L 7/033, H03L 7/08, H03K 5/26

(21) 国際出願番号:

PCT/JP01/08910

(22) 国際出願日:

2001年10月11日(11.10.2001)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2000-310708

2000年10月11日(11.10.2000)

(71) 出願人 (米国を除く全ての指定国について): エヌティ 区道玄坂一丁目12番1号 渋谷マークシティ Tokyo (JP).

ティエレクトロニクス株式会社 (NTT ELECTRON-ICS CORPORATION) [JP/JP]; 〒150-0043 東京都渋谷

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 竹尾泰人 (TAKEO, Yasuhito) [JP/JP]. 十林正俊 (TOBAYASHI, Masatoshi) [JP/JP]; 〒150-0043 東京都渋谷区道玄坂 - 丁目12番1号 渋谷マークシティ エヌティティ エレクトロニクス株式会社内 Tokyo (JP). 広瀬正樹 (HIROSE, Masaki) [JP/JP]; 〒229-0004 神奈川県相模 原市古淵二丁目2番1-405号 Kanagawa (JP). 赤澤幸雄 (AKAZAWA, Yukio) [JP/JP]; 〒259-1133 神奈川県伊 勢原市東大竹628番8号 Kanagawa (JP).

- (74) 代理人: 髙田 守,外(TAKADA, Mamoru et al.); 〒 160-0007 東京都新宿区荒木町20番地 インテック88 ビル5階 高田・葛野国際特許事務所 Tokyo (JP).
- (81) 指定国 (国内): CA, JP, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

#### 添付公開書類:


国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: PHASE COMPARATOR CIRCUIT

(54) 発明の名称: 位相比較回路

10



11...DELAY CIRCUIT (T)

13...SUBTRACTOR CIRCUIT

21...MULTIPLIER CIRCUIT

(57) Abstract: A phase comparator circuit that compares the phases of random NRZ signals in a phase synchronizing circuit without losing greatly the synchronism when the same-sign data is inputted and has a phase conversion characteristic of high linearity when the phases are brought in synchronism. The function of preventing the phase synchronizing circuit from greatly losing synchronism is realized by using a phase comparator circuit of a circuit structure as shown by equations (1), (2), for example, a phase comparator circuit having the structure shown in Figure 11. Since the duty ratio of the pulse appearing at the output terminal (3) of a multiplier circuit (62) approaches 50% as the phases approach their synchronized state, the phase conversion characteristic does not distort, thereby realizing high linearity of the phase conversion characteristic when the phases are in synchronism.

WO 02/32041 A

1



(57) 要約:

位相同期回路におけるランダムNRZ信号同士の位相比較を行う動作において、同符号データ入力時に同期が大きく外れることがなく、かつ位相同期時における位相変換特性が高い線形性を有する位相比較回路を提供する。

式(1)または(2)に示されるような回路構成の位相比較回路、例えば図11に示されるような回路構成の位相比較回路を用いることにより、位相同期回路として同期が大きく外れない機能を実現することができる。さらに、位相同期状態に近くなるほど乗算回路62の出力端子3に現れるパルスのデューティー比は50%へ近づくため、位相変換特性の歪みは現れず、位相同期時の位相変換特性の高い線形性を実現することができる。

10

15

20

25

1

明細書

位相比較回路

技 術 分 野

本発明は、位相比較回路に関し、特にランダムNRZ信号からクロック抽出を行うための位相同期回路の一構成要素として用いられる位相比較回路に関する。

背景技術

ランダムNRZ(Non-Return-to-Zero)信号からクロックを抽出し、信号を再生する用途に用いられる位相比較回路は、(1)ランダムNRZ信号に含まれる同符号データ入力時に同期が大きく外れないようなしくみ、かつ(2)位相同期時の位相変換特性の線形性が要求される。ここでランダムNRZ信号は、パルス幅が符号の長さと等しいパルス符号形式である。上述の(1)は主に再生された信号のビット誤り率を著しく低下させないための要求項目であり、(2)は主に抽出されたクロックの高品質性を実現するための要求項目である。

上述の(1)の要求項目である同符号入力時に同期が大きく外れないようにすることに対処するため、位相比較回路としては、同符号データ入力時にいかなる波形も出力しないという手法がしばしば採られる。一方、上述の(2)の要求項目である位相同期時の位相変換特性の線形性の確保の為には、位相同期時に、位相比較回路の出力波形のパルス幅をある程度の広さに保つ必要がある。

10

図13は、従来のクロック抽出および信号再生の用途に用いられる位相比較回路の回路図を示す。図13において、符号80は位相比較回路、符号81と82とはランダムNRZ信号入力の差動端子対、83と84とは端子81と82とに入力された信号と同じパターンを持ちかつ位相が θ だけ遅れたランダムNRZ信号を入力する差動端子対、85と86とは端子81と82とに入力された信号の周期Tの半周期分である時間T/2 だけ遅延したランダムNRZ信号を入力する差動端子対、91と92とは位相比較回路80の出力の差動端子対であり、87は高電位電源(Vcc)端子、88は低電位電源(G)端子、93(R1)と94(R2)とは抵抗、71ないし78はバイポーラトランジスタ、95と96とは低電流回路である。以下の文献を参照されたい(N.Ishihara and Y.Akazawa,"A Monolithic 156Mb/s Clock and Data Recovery PLL Circuit Using the Sample-and-Hold Technique", IEEE J. Solid State Circuits, Vol. 29, pp. 1566-1571, Dec. 1994)。

15 図14は、図13に示される位相比較回路80を用いた位相同期回路(PLL)のタイミングチャートを示す。図14(A)に示されるように位相比較回路80の差動端子対81と82とにランダムNRZ信号を入力し、図14(B)に示されるように差動端子対83と84とに図14(A)と同じパターンを持ちかつ位相がθだけ遅れたランダムNRZ20 信号を入力する。この結果、位相同期回路80の出力の差動端子対91と92とには、図14(C)に示されるように、この位相差θに対応したパルス幅aを持つ信号が出力される。位相同期回路では、この位相差が180°になるように、すなわちランダムNRZ信号の半周期分である時間T/2だけ遅延させるように負帰還がかかり、この結果、図14(C)に示されるように、位相同期状態に近くなるほど、出力の差動端子対91と92とにおけるパルス幅aが狭くなる。図14(A)ないし

正確となる。

5

10




図15は、従来の位相比較回路80の位相変換特性を示す。図15で、 縦軸は差動端子対91と92とにおける直流電圧成分であり、 横軸は上述の位相差である。図15に示されるように、理想的には点線で示される位相変換特性が、上述の位相比較回路80では歪みのあるような特性となり、位相変換特性の線形性が損なわれている。このように線形性が損なわれた位相変換特性を有する位相比較回路80をクロック抽出及び信号再生の用途として位相同期回路に用いた場合、位相比較回路80で正確に位相差検出が出来ないために、抽出されたクロックにはジッタと呼ばれる時間軸方向の波形の揺れが発生する。

上述のように、位相変換特性の線形性の悪い位相比較回路を用いた位相同期回路から抽出されたクロックは、クロックとしての品質を著しく 15 欠くものとなるという問題があった。

## 発明の開示

そこで、本発明の目的は、上記問題を解決するためになされたもので 20 あり、位相同期回路におけるランダムNRZ信号同士の位相比較を行う 動作において、同符号入力時に同期が大きく外れることがなく、かつ位 相同期時における位相変換特性が高い線形性を有する位相比較回路を提供することにある。

この発明の位相比較回路は、周期TのランダムNRZ信号Vi(t) 25 と、Vi(t)と同じ周期およびパターンを有し、かつVi(t)から 位相が $\theta$ だけ遅れた信号Vi(t $-\theta$  T/2 $\pi$ )とを入力し、前記2つの

PCT/JP01/08910

4

信号の間の位相差 θ に対応する直流電圧成分を含む信号を出力する位相 比較回路であって、該位相比較回路の出力 V o (t)が、

$$Vo(t) = (Vi(t) - Vi(t-T)) \times Vi(t-\theta T/2 \pi)$$

5

10

15

20

であり、ここで、信号 Vi(t-T)は信号 Vi(t)の周期 T だけ遅延した信号であることを特徴とするものである。

この発明の位相比較回路は、2つの入力信号の間の位相差に対応する 直流電圧成分を含む信号を出力する位相比較回路であって、入力された ランダムNRZ信号の1周期である時間Tだけ遅延させた信号を出力す る遅延回路と、前記入力されたランダムNRZ信号と前記遅延回路によ って遅延された信号との差を出力する減算回路と、前記入力されたラン ダムNRZ信号と同じパターンおよび前記位相差を有する他の入力され たランダムNRZ信号と前記減算回路の出力との積を出力する乗算回路 とを備えたことを特徴とするものである。

この発明の位相比較回路は、2つの入力信号の間の位相差に対応する 直流電圧成分を含む信号を出力する位相比較回路であって、入力された ランダムNRZ信号と該信号と同じパターンおよび前記位相差を有する 他の入力されたランダムNRZ信号との積を出力する第1乗算回路と、 前記入力されたランダムNRZ信号の1周期分である時間Tだけ遅延さ せた信号を出力する遅延回路と、前記他の入力されたランダムNRZ信 号と前記遅延回路の出力との積を出力する前記第1乗算回路と異なる第 2乗算回路と、前記第1乗算回路の出力と前記第2乗算回路の出力との 差を出力する減算回路とを備えたことを特徴とするものである。

25 この発明の位相比較回路は、2つの入力信号間の位相差に対応する直 流電圧成分を含む信号を出力する位相比較回路であって、入力されたラ

10

15

20

ンダムNRZ信号に対する遅延量を所定の第1信号により制御して出力する第1電圧制御遅延回路と、入力されたランダムNRZ信号と前記第1電圧制御遅延回路から出力された信号との差を出力する減算回路と、入力されたランダムNRZ信号と同じ周期とパターンおよび位相差を有する他の入力されたランダムNRZ信号と前記減算回路の出力との積を出力する乗算回路と、前記第1電圧制御遅延回路を制御する制御回路であって、入力されたランダムNRZ信号の周期Tと同じ周期を有するクロック信号を出力する発振回路と、前記発振回路が出力する存信号との位相差を検出して出力する位相差検出回路が出力する信号とので相差を検出して出力するに関波成分を抽出し、前記位相差検出回路が出力する信号として出力する「信号に基づいて前記位相差検出回路へ「カッタが出力する前記所定の第1信号に基づいて前記位相差検出回路へ前記所定の第2信号を送信することにより、前記発振回路が出力する信号に対する遅延量を制御する第2電圧制御遅延回路とを有する制御回路とを備えたことを特徴とする。

この発明の位相比較回路は、2つの入力信号間の位相差に対応する直流電圧成分を含む信号を出力する位相比較回路であって、入力されたランダムNRZ信号を入力されたクロック信号でサンプリングする第1識別回路と、前記第1識別回路の出力を前記入力されたクロック信号でサンプリングする第2識別回路と、前記第1識別回路の出力信号と前記第2識別回路の出力信号との差を出力する減算回路と、前記入力されたランダムNRZ信号の1周期である時間Tだけ遅延させた信号を出力する遅延回路と、前記減算回路の出力信号と前記遅延回路の出力信号との積を出力する乗算回路とを備えたことを特徴とする。

25 この発明の位相比較回路は、2つの入力信号の間の位相差に対応する 直流電圧成分を含む信号を出力する位相比較回路であって、入力された

ランダムNRZ信号の1周期である時間Tよりやや短い時間(T-δT)だけ遅延させた信号を出力する遅延回路と、前記入力されたランダムNRZ信号と前記遅延回路によって遅延された信号との差を出力する減算回路と、前記入力されたランダムNRZ信号と同じパターンおよび前記位相差を有する他の入力されたランダムNRZ信号と前記減算回路の出力との積を出力する乗算回路とを備えたことを特徴とする。

この発明の位相比較回路は、周期TのランダムNRZ信号Vi(t)と、Vi(t)と同じ周期およびパターンを有し、かつVi(t)から位相が $\theta$ だけ遅れた信号Vi(t  $-\theta$   $T/2\pi$ )とを入力し、前記2つの信号の間の位相差 $\theta$ に対応する直流電圧成分を含む信号を出力する位相比較回路であって、該位相比較回路の出力Vo(t)が、

$$Vo(t) = (Vi(t) - Vi(t - (T - \delta T))) \times Vi(t - \theta T/2 \pi)$$

15 であり、ここで、信号Vi(t-(T- $\delta$ T)))は信号Vi(t)の周期Tよりやや短い時間(T- $\delta$ T)だけ遅延した信号であることを特徴とする。

#### 図面の簡単な説明

20 図1は、本発明の実施の形態1におけるランダムNRZ信号に対する 位相比較回路を示すブロック図である。

図2は、本発明の実施の形態1における位相同期回路を示すブロック 図である。

図3は、本発明の実施の形態1の位相同期回路30におけるタイミン 25 グチャートを示す図である。

図4は、本発明の実施の形態2におけるランダムNRZ信号に対する

位相比較回路を示すプロック図である。

図 5 は、本発明の実施の形態 3 における遅延量が時間Tよりも大きい時間( $T+\delta T$ )へとずれた遅延回路を使用した位相比較回路のタイミングチャートを示す図である。

5 図 6 は、本発明の実施の形態 3 における位相比較回路を示すプロック 図である。

図7は、本発明の実施の形態3における位相同期回路を示すブロック図である。

図8は、本発明の実施の形態3における位相比較回路の、位相同期状10 態でのタイミングチャートを示す図である。

図9は、本発明の実施の形態4における位相比較回路を示すブロック 図である。

図10は、本発明の実施の形態4における位相比較回路の、位相同期 状態でのタイミングチャートを示す図である。

15 図11は、本発明の実施の形態5における位相比較回路を示すブロック図である。

図12は、本発明の実施の形態5における位相比較回路の、位相同期状態でのタイミングチャートを示す図である。

図13は、従来のクロック抽出および信号再生の用途に用いられる位 20 相比較回路を示す回路図である。

図14は、図13に示される位相比較回路80を用いた位相同期回路(PLL)のタイミングチャートを示す図である。

図15は、従来の位相比較回路80の相変換特性を示す図である。

10

20

25

以下、図面を参照して本発明の各実施の形態を詳細に説明する。 実施の形態 1.

図1は、本発明の実施の形態1におけるランダムNRZ信号に対する位相比較回路のブロック図を示す。図1において、符号10は本発明の位相比較回路、1はランダムNRZ信号の入力端子、2は端子1に入力された信号と同じパターンを持ちかつ位相が θ だけ遅れたランダムNRZ信号を入力する端子、11は端子1に入力されたランダムNRZ信号の1周期分である時間Tだけを遅延させる遅延回路、11aは遅延回路11の出力端子、13は端子1に入力された信号と遅延回路11によって時間Tだけ遅延させた信号との差を得る減算回路、21は減算回路13の減算結果4と端子2に入力されたランダムNRZ信号との積を得る乗算回路、3は乗算回路21の出力端子である。

図1に示されるように、入力は、端子1と端子2とに印加されるラン ダムNRZ信号であり、両信号のパターンは同じものである。但し、こ の両信号の位相は異なっており、その位相差が後述の位相同期回路によ って負帰還され、位相同期を実現することができる。

図2は、本発明の実施の形態1における位相同期回路のブロック図を示す。図2で図1と同じ符号を付した個所は同じ要素を示すため説明は省略する。図2において、符号30は本発明の位相同期回路、12は端子1から入力されるランダムNRZ信号と同じパターンを持ち、かつ電圧制御発振回路32(後述)の端子5から出力された信号の位相情報を持つランダムNRZ信号を乗算回路への入力となる端子2に供給するための識別回路であり、D型フリップ・フロップ等が用いられる。符号31はローパス・フィルタであり、位相同期回路30の特徴の1つである同符号データ入力時に同期が大きく外れない機能を助けるために、チャージ・ポンプを通常のフィルタと併用する等、その伝達関数に積分項を

持たせたものが用いられる。符号32はローパス・フィルタ31の出力電圧によって発振周波数(出力5)を可変にできる電圧制御発振回路である。

図3は、本発明の実施の形態1の位相同期回路30におけるタイミングチャートを示す。図3(A)は端子1に入力されたランダムNRZ信号、図3(B)は減算回路13の端子4における信号であって乗算回路21の片方の入力信号、図3(C)は識別回路12の端子2における信号であって乗算回路21の他の入力信号、図3(D)は乗算回路13の出力端子3における信号を示す。

10 図3(A)ないし(D)に示されるように、端子1に入力されたラン ダムNRΖ信号の符号変化状況(符号変化時、同符号入力時)に応じて、 減算回路13の出力端子4には、立ち上がり変化("1状態")、立ち下が り変化("-1状態")および変化無し("0状態")の3状態が現れてい る。このことは、ランダムNRΖ信号の1周期分を遅延させる遅延回路 11と減算回路13とからなる回路ブロックが、端子1に入力されたラ 15 ンダムNRZ信号の符号変化検出回路Aとして機能していることを意味 する。符号変化時には、この符号変化検出回路Aは立ち上がり変化("1 状態")または立ち下がり変化("-1状態")のいずれかを検出する。こ のため、端子4に現れる符号変化検出回路Aの出力信号と端子2に入力 されたランダムNRZ信号とが乗算回路21において乗算されると、端 20 子1と端子2とに各々印加されたランダムNRZ信号の位相差に対応し たデューティー比をもつパルスが乗算回路21の出力端子3に現れる。 このデューティー比は、端子1と端子2とに各々印加されるランダムN RZ信号の立ち上がり変化("1状態")または立ち下がり変化("-1状 態")の状態には依存しない。このデューティー比がローパス・フィルタ 25 31により直流電圧成分を生成し、負帰還により位相同期機能を実現す

る。

5

20

25

一方、同符号入力時には、符号変化検出回路Aは変化無し("0状態")を検出するため、端子4に現れる符号変化検出回路Aの出力信号と端子2に入力されたランダムNRZ信号とが乗算回路21において乗算されても、その出力端子3にはいかなる波形も現れない。これによりローパス・フィルタ31へはいかなる波形も伝えられず現状を維持するため、本発明の位相比較回路の特徴の1つである、位相同期回路として同期が大きく外れない機能を実現することができる。

位相同期回路では、上記位相差が180°になるように、すなわちランダムNRZ信号の半周期分である時間T/2だけ遅延させるように負帰還がかかり、この結果、図3に示すように、位相同期状態に近くなるほど乗算回路21の出力端子3に現れるパルスのデューティー比は50%へ近づく。これにより、図15に示すような従来の位相比較回路80における位相変換特性の歪みは現れず、もう1つの本発明の位相比較15回路の特徴である、位相同期時の位相変換特性の高い線形性を実現することができる。

$$Vo(t) = (Vi(t) - Vi(t-T)) \times Vi(t-\theta T/2 \pi)$$
 (1)

と表すことができる。よって、図1に示される位相比較回路10の回路 構成の代わりに、この式(1)を実現するような他の回路構成であって も良い。

以上より、実施の形態1によれば、式(1)に示されるような回路構成の位相比較回路、例えば図1に示されるような回路構成の位相比較回路を用いることにより、位相同期回路として同期が大きく外れない機能を実現することができる。さらに、位相同期状態に近くなるほど乗算回路21の出力端子3に現れるパルスのデューティー比は50%へ近づくため、位相変換特性の歪みは現れず、位相同期時の位相変換特性の高い線形性を実現することができる。

実施の形態 2.

5

10

15

25

図4は、本発明の実施の形態2におけるランダムNRZ信号に対する位相比較回路のブロック図を示す。図4で図1と同じ符号を付した個所は同じ要素を示すため説明は省略する。図4において、符号40は本発明の位相比較回路、21aは端子1に入力された信号と端子2に入力された信号との積を得る乗算回路、21bは端子2に入力された信号と遅延回路11によって時間Tだけ遅延させた信号との積を得る乗算回路、13は乗算回路21aと21bとの差を得る減算回路である。

図4に示されるような回路構成において、端子 1 と 2 とに印加される 20 入力信号をそれぞれ Vi(t)、 $Vi(t-\theta T/2\pi)$ とすると、遅延回路 1 1 の 出力信号が、Vi(t-T)で記述できることを考慮して、位相比較回路 4 0 の 出力である減算回路 1 3 の出力端子 3 の信号 Vo(t) は、

$$V_0(t) = V_1(t) \times V_1(t - \theta T/2 \pi) - V_1(t - T) \times V_1(t - \theta T/2 \pi)$$

$$= (V_1(t) - V_1(t - T)) \times V_1(t - \theta T/2 \pi)) \qquad (2)$$

10

と表すことができる。式(1)と式(2)とを比較することにより、図1に示される回路構成と図4に示される回路構成とは同等の機能を持つことが確認できる。図1に示された回路構成は、式(1)で記述された演算を行うための必要最低限の構成であり、回路の小型化および低消費電力化に適しているという利点を有する。一方、図4に示された回路構成は、回路としての対称性に優れ、集積回路化に適しているという利点を有する。

以上より、実施の形態2によれば、式(2)に示されるような回路構成の位相比較回路、例えば図4に示されるような回路構成の位相比較回路を用いることにより、実施の形態1と同様の機能を有し、さらに回路としての対称性に優れ、集積回路化に適しているという利点を実現することができる。

#### 実施の形態3.

図1に示した位相比較回路10は、遅延回路11における遅延量を端 15 子1に入力されるランダムNRZ信号の周期である時間Tとするよう限 定しており、この時は、同符号信号入力時に同期が大きく外れないよう なしくみや、位相同期時の位相変換特性の線形性を実現することができ る。ここで、遅延回路11に、仮にバッファ回路など簡易な構成の回路 が用いられた場合、その遅延量は一般に電源電圧変動や温度変動、製造 20 ばらつきに起因してずれる場合もあり得る。

図5は、本発明の実施の形態3における遅延量が時間Tよりも大きい時間(T+&T)へとずれた遅延回路を使用した位相比較回路のタイミングチャートを示す。図5(A)は端子1に入力されたランダムNRZ信号、図5(B)は遅延回路11の出力端子11aにおける信号、図5(C)は減算回路13の出力端子4における信号であって乗算回路21の片方の入力信号、図5(D)は乗算回路21の他の入力端子2における信号、

図5 (E) は乗算回路21の出力端子3における信号であって位相比較回路10の出力信号を示す。

図5(A)ないし(E)に示されるように、端子1に入力されたラン ダムNRZ信号の符号変化状況(符号変化時、同符号信号入力時)に応 じて、減算回路13の出力端子4には、立ち上がり変化("1状態")、立 5 ち下がり変化("-1状態")および変化無し("0状態")の3状態が現 れている。但し、遅延回路11における遅延時間のずれδTに起因して、 端子1において符号変化があった周期の次の周期における最初の&T時 間は、状態の誤判断がなされる。この波形と、端子2に入力されたラン 10 ダムNRΖ信号とを乗算回路21にて乗算した結果、その出力端子3に は、端子1と端子2とに入力された信号間の位相差に対応するデューテ ィー比を持つ波形が現れているが、ここでも周期の最初のδT時間には理 想と異なる振る舞いが起こり、入力信号パターンに依存する波形歪みと なって現れている。この波形において、各周期の平均出力レベルは、周 期によって異なるものとなっている。例えば、第1周期では、高レベル 15 と低レベルとを占める時間は等しい一方で、第2周期では、高レベルを 占める時間の方が低レベルを占める時間より長いため、周期毎の平均値 としては、第2周期の出カレベルの方が第1周期のものよりも高い。こ のことは、ローパス・フィルタ31(図2)の出力レベルが周期によっ 20 て異なり、変則的に揺らぐことを意味している。結果として、この揺ら いだ信号を入力する電圧制御発振回路32(図2)の出力端子5におけ るクロック信号には、ジッタと呼ばれる時間軸方向の波形の揺れが発生 し、クロック信号の品質が著しく低下する場合があり得る。

上述のように、図1に示した位相比較回路10の構成では、電源電圧 25 変動や温度変動、製造ばらつきなどに起因した出力波形の変則的な歪み を如何に抑え、位相同期回路にて抽出されるクロック信号の高品質性、 WO 02/32041 PCT/JP01/08910

14

特に低ジッタ特性を如何に保つかがポイントであった。

5

本実施の形態3は、ランダムNRZ信号からのクロック信号抽出及び信号再生の用途に用いられる位相同期回路において、同符合信号入力時に同期が大きく外れない仕組みを実現し、位相同期時の位相変換特性の高い線形性を有し、さらに出力波形の変則的な歪みを抑えることによって、結果として低ジッタ特性を持つ高品質クロック信号の抽出が可能な位相同期回路を実現できるような位相比較回路を提供することを目的としている。

図6は、本発明の実施の形態3における位相比較回路のブロック図を 10 示す。図6において、符号60は本発明の実施の形態3における位相比 較回路、1は周期TのランダムNRZ信号の入力端子、2は端子1に入 力された信号と同じ周期Tおよびパターンを持ちかつ位相がaだけ遅れ たランダムNRZ信号を入力する端子、66は端子1に入力された信号 に対する遅延量を後述するローパス・フィルタ 6 5 の出力端子 6 5 a に おける信号(所定の第1信号)で制御する電圧制御遅延回路(第1電圧 15 制御遅延回路)、61は端子1に入力された信号と電圧制御遅延回路66 の出力信号との差を得る減算回路、62は減算回路61における減算結 果と端子2に入力された信号との積を得る乗算回路、3は乗算回路62 の出力端子であり、位相比較回路60の出力端子である。符号63は端 20 子1に入力された信号の周期Tと同じ周期を持つクロック信号を発振す る発振回路、64は発振回路63の出力クロック信号と後述する電圧制 御遅延回路67の出力信号(所定の第2信号)との位相差を検出する位 相差検出回路であり、入力される2つのクロック信号間の位相差を検出 する一般的な位相差検出回路を用いることができる。符号65は位相差 検出回路64の検出結果から低周波成分を抽出するローパス・フィルタ、 25 67は発振回路63の出力クロック信号に対する遅延量をローパス・フ

10

15

ィルタ 6 5 の出力端子 6 5 a における信号で制御する電圧制御遅延回路 (第 2 電圧制御遅延回路)である。

図6に示されるように、入力は端子1と端子2とへのランダムNRZ信号であり、両信号のパターンは同一である。但し、この両信号の位相は異なっており、その位相差が後述の位相同期回路によって負帰還され、位相同期を実現することができる。

図7は、本発明の実施の形態3における位相同期回路のブロック図を示す。図7で図2または図6と同じ符号を付した個所は同じ要素を示すため、説明は省略する。図7において、符号100は本発明の位相比較回路を用いた位相同期回路、60は本発明の位相比較回路、12は端子1から入力されるランダムNRZ信号と同じパターンを持ち、かつ電圧制御発振回路32(図2)の端子5から出力されたクロック信号の位相情報を持つランダムNRZ信号を乗算回路の入力端子2に供給するための識別回路であり、D型フリップ・フロップ回路等が用いられる。符号31はローパス・フィルタであり、位相同期回路100の特徴の1つである同符号信号入力時に同期が大きく外れない機能を助けるために、チャージ・ポンプ回路と併用する等、その伝達関数に積分項を持たせたものが用いられる。符号32はローパス・フィルタ31の出力によって発振周波数を可変にできる電圧制御発振回路である。

20 図8は、本発明の実施の形態3における位相比較回路の、位相同期状態でのタイミングチャートを示す。図8(A)は端子1に入力されたランダムNRZ信号、図8(B)は電圧制御遅延回路66の出力端子66 aにおける信号、図8(C)は減算回路61の出力端子61 aにおける信号であって乗算回路62の片方の入力信号、図8(D)は乗算回路62の別の入力端子2における信号、図8(E)は乗算回路62の出力端子3における信号であって位相比較回路60の出力信号を示す。

図8(A)ないし(E)に示されるように、端子66aの信号は端子1に入力されたランダムNRZ信号の正確に1周期分である時間下だけ遅れた波形となっている。このことは、発振回路63、位相差検出回路64、ローパス・フィルタ65、電圧制御遅延回路66及び67から構成される回路群が、端子1と端子66a間に対して正確に時間下の遅延をもたらす理想遅延回路Bとして機能していることを示している。これは以下の3つの原理により実現される。

5

- (1)発振回路63の出力クロック信号の周期は端子1に入力されるランダムNRZ信号の周期Tと同じである。
- 10 (2) 位相差検出回路 6 4、ローパス・フィルタ 6 5、電圧制御遅延回路 6 7から構成される帰還回路が負帰還を構成しており、これにより電圧制御遅延回路 6 7の入出力間の遅延量は、発振回路 6 3の出力クロック信号の1周期分になるように遅延同期される。
- (3)集積回路技術を導入するなどして、電圧制御遅延回路66と67 15 とに全く同じ制御特性を持たせた場合、電圧制御遅延回路67における 入出力間の遅延量は、そのまま電圧制御遅延回路66における入出力間 の遅延量となる。

上述のように、電圧制御遅延回路66における入力端子1と出力端子66aとの間の遅延量は、間接的に負帰還により制御されているため、電源電圧変動や温度変動、製造ばらつきなどにも影響されない。この理想遅延は、減算回路61の2つの入力端子1および66aでの波形の間に、これらの波形の1周期分である時間Tの時間差を正確に実現する。これにより、端子61aには、端子1に入力されたランダムNRZ信号の符号変化状況(符号変化時、同符号信号入力時)に応じた3状態("1な影"、"一1状態"、"0状態")が理想的に現れており、図5(C)に見られたような状態の誤判断は現れていない。この端子61aの信号と端

子2に入力されたランダムNRZ信号とが乗算回路62において乗算されると、端子1と端子2とに入力されたランダムNRZ信号の位相差に対応したデューティー比を持つパルスが端子3に現れる。この信号にも、図5(E)に見られたような歪みは現れておらず、各周期の平均出力レベルは、どの周期も同じレベルを示している。このことは、ローパス・フィルタ31の出力レベルが変則的に揺らがないことを意味しており、結果として、電圧制御発振回路32から出力されるクロック信号のジッタを抑えることができ、高いクロック品質を保つことが可能となる。

さらに、図8(E)に示したように、位相同期状態に位相比較回路6 10 0の出力端子3のデューティー比が50%になるということは、位相変 換特性の高い線形性を実現することを意味している。一方、同符号信号 入力時にはいかなるパルスも現れず、ローパス・フィルタ31へはいか なる波形も伝えられず現状を維持するため、位相同期回路として同期が 大きく外れない機能も実現できる。この点に関しては実施の形態1等で 15 詳述した通りである。

本実施の形態3における位相比較回路60は、図1に示した実施の形態1の位相比較回路10において、遅延回路11を理想遅延回路Bに交換したことを特徴とするものである。したがって、理想遅延を実現する他の回路構成であっても良いことはもちろんである。

20 さらに、図4に示した実施の形態2の位相比較回路40において、遅延回路11を理想遅延を実現する回路、例えば理想遅延回路Bに交換したものでも良い。

以上より、実施の形態3によれば、図6に示されるような回路構成の位相比較回路を用いることにより、ランダムNRZ信号に含まれる同符25 合入力時に同期が大きく外れないような位相同期回路を実現できる。また位相同期時の位相変換特性の高い線形性を有し、さらに、負帰還制御

を用いて理想遅延を実現することにより位相比較回路の出力波形の歪みを抑えることができるため、結果として低ジッタ特性を持つ高品質クロック信号の抽出が可能な位相同期回路を実現できる。 実施の形態4.

図9は、本発明の実施の形態4における位相比較回路のブロック図を 5 示す。図9において、符号110は本発明の位相比較回路、1はランダ ムNRZ信号の入力端子、118はクロック信号の入力端子、111は 端子1に入力された信号を端子118に入力されたクロック信号でサン プリングする識別回路(第1識別回路)、112は識別回路111の出力 信号を端子118に入力されたクロック信号でサンプリングする識別回 10 路(第2識別回路)であり、これらの識別回路111および112には D型フリップ・フロップ回路等が用いられる。符号113は識別回路1 11の出力信号と識別回路112の出力信号との差を得る減算回路、1 15は端子1に入力されたランダムNRZ信号をその1周期である時間 Tだけ遅延させる遅延回路、114は減算回路113の出力信号(出力 15 端子113a)と遅延回路115の出力信号(出力端子115a)との 積を得る乗算回路、3は乗算回路114の出力端子であり、位相比較回 路110の出力端子である。

図9に示されるように、入力は、端子1へのランダムNRZ信号およ 20 び端子118へのクロック信号である。位相同期回路では、ランダムN RZ信号の変化端(立ち上がり若しくは立ち下がり)とクロック信号の 立ち上がりとの間の位相差が負帰還されることにより、位相同期を実現 することができる。

この位相比較回路110を用いた位相同期回路は、図7に示した実施25 の形態3における位相同期回路100において、位相比較回路60および識別回路12を位相比較回路110に置き換えたものである。

図10は、本発明の実施の形態4における位相比較回路の、位相同期状態でのタイミングチャートを示す。図10(A)は端子1に入力されたランダムNRZ信号、図10(B)は端子118に入力されたクロック信号、図10(C)は識別回路111の出力端子111aにおける信号、図10(D)は識別回路112の出力端子112aにおける信号、図10(E)は減算回路113の出力端子113aにおける信号、図10(F)は遅延回路115の出力端子115aにおける信号、図10(G)は乗算回路114の出力端子3における信号であって位相比較回路110の出力信号を示す。

- 10 図10(A)ないし(G)に示されるように、減算回路113の2つの入力端子111aと112aとの波形の間には、これらの波形の1周期分である時間Tの差が正確に現れている。この理想的な遅延は、これらの波形を出力する識別回路111および112が、端子118に入力された同一のクロック信号で動作することに起因するため、電源電圧変動や温度変動、製造ばらつきなどにも影響されない。この理想遅延の実現により、実施の形態3と全く同じように、位相比較回路110の出力端子3には、符号変化時にはこれらの2信号の位相差に対応したデューティー比を持つパルスがいかなる歪みも伴わずに現れ、一方、同号入力時にはパルスが現れないという動作を実現できる。
- 20 尚、位相比較回路110を構成する遅延回路115において、その遅延時間のずれは、端子1に入力されるランダムNRZ信号と端子118に入力されるクロック信号との位相同期状態における位相差に影響する。ただし、実施の形態1の位相比較回路10に含まれる遅延回路11の場合とは異なり、その遅延時間のずれは位相同期回路で抽出されるクロック信号のジッタなどの品質を悪化させない。よって遅延回路115は、図6の理想遅延回路Aのような回路のほか、バッファ回路などの簡易な

10

15

20

25

回路でも実現することができる。

以上より、実施の形態4によれば、図9に示されるような回路構成の位相比較回路を用いることにより、実施の形態3と同様の利点、すなわち、ランダムNRZ信号に含まれる同符合入力時に同期が大きく外れないような位相同期回路の実現でき、また位相同期時の位相変換特性の高い線形性を有し、さらに2つの識別回路を用いて理想遅延を実現することにより位相比較回路の出力波形の歪みを抑えることができるため、結果として低ジッタ特性を持つ高品質クロック信号の抽出が可能な位相同期回路を実現できるという利点を有する。さらに、実施の形態1に比べ、回路の小型化および低消費電力化に適しているという利点も有する。実施の形態5.

図11は、本発明の実施の形態5における位相比較回路のブロック図を示す。図11において、符号120は本発明の位相比較回路、1はランダムNRZ信号の入力端子、2は端子1に入力された信号と同じ周期とパターンを持ちかつ位相がθだけ遅れたランダムNRZ信号を入力する端子、121は端子1に入力されたランダムNRZ信号をその1周期である時間Tよりやや短い時間(T-&T)だけ遅延させた信号を出力する遅延回路、61は端子1に入力された信号と遅延回路121の出力信号(出力端子121a)との差を得る減算回路、62は減算回路61の出力信号(出力端子61a)と端子2に入力された信号との積を得る乗算回路、3は乗算回路62の出力端子であり、位相比較回路120の出力端子である。

図11に示されるように、入力は、端子1と端子2とへのランダムNRZ信号であり、両信号のパターンは同一である。但し、この両信号の位相は異なっており、その位相差が位相同期回路によって負帰還され、位相同期を実現することができる。

10

15

20

25

この位相比較回路を用いた位相同期回路は、図7に示した実施の形態 3における位相同期回路100において、位相比較回路60を位相比較 回路120に置き換えたものである。

図12は、本発明の実施の形態5における位相比較回路の、位相同期状態でのタイミングチャートを示す。図12(A)は端子1に入力されたランダムNRZ信号、図12(B)は遅延回路121の出力端子121aにおける信号、図12(C)は減算回路61の出力端子61aにおける信号であって乗算回路62の片方の入力信号、図12(D)は乗算回路62の他の入力端子2における信号、図12(E)は乗算回路62の出力端子3における信号であって位相比較回路120の出力信号を示す。

図12(A)ないし(E)に示されるように、端子61aには、端子1に入力されたランダムNRZ信号の符号変化状況(符号変化時、同符号信号入力時)に応じた3状態("1状態"、"-1状態"、"0状態")が現れている。但し、遅延回路121における遅延時間のずれ&Tに起因して、端子1において符号変化が起こった周期における最後の&T時間は必ず"0状態"となる。この波形と、端子2に入力されたランダムNRZ信号とを乗算回路61にて乗算した結果、その出力端子3には、端子1と端子2に入力された信号間の位相差に対応するデューティー比を持つ波形が現れるが、ここでも周期の最後の&T時間では波形は歪んでいる。しかし、この波形において、各周期の平均出力レベルは、どの周期も同じレベルを示している。このことは、位相比較回路120の出力信号は歪んではいるものの変則的ではないため、位相同期回路のローパス・フィルタ31の出力レベルが揺らがないことを意味しており、結果として、電圧制御発振回路32から出力されるクロック信号のジッタを抑えることができ、高いクロック品質を保つことが可能となる。

10

15

以上の結果は、遅延回路  $1 \ 2 \ 1$  での遅延量が周期 T よりやや小さい時間  $(T-\delta T)$  であるとき、すなわち $\delta T>0$  について成り立つものである。遅延回路  $1 \ 2 \ 1$  は、図 7 に示した理想遅延回路 B のような回路の他、バッファ回路など簡易な回路でも実現できる。

8Tを周期Tに比べ十分に小さく設定すれば、位相比較回路120の出力端子3における波形のパルス幅は、図12(E)に示されるようにさほど狭くならない為、位相変換特性の高い線形性を確保できる。さらに、同符号信号入力時には、端子3にはいかなる波形も出力しないため、位相同期回路として現状を維持することにより、同期が大きく外れない機能を実現することができる。

図11に示される本発明の位相比較回路120において、端子1と2とへの入力信号をそれぞれVi(t)、Vi(t $-\theta T/2\pi$ )とする。ここで、 $\theta$ は端子1の入力信号から見た端子2の信号の位相差を示し、よって、 $\theta T/2\pi$ は端子1の入力信号から見た端子2の信号の時間的遅れを示す。端子1に入力されたランダムNR Z信号の1周期分である時間Tよりやや短い時間 $T-\delta T$ だけ遅延させる遅延回路121の出力信号は、Vi(t $-(T-\delta T)$ )と記述できるため、位相比較回路120の出力である乗算回路62の出力端子3の信号Vo(t)は、式(3)のように、

20 
$$V_0(t) = (V_i(t) - V_i(t - (T - \delta T))) \times V_i(t - \theta T/2 \pi)$$
 (3)

と表すことができる。よって、図11に示される位相比較回路120の 回路構成の代わりに、この式を実現するような他の回路構成であっても 良い。

25 以上より、実施の形態 5 によれば、図 1 1 に示されるような回路構成 の位相比較回路を用いることにより、遅延量が様々なばらつき要因によ

15

20

25

ってずれても、実施の形態3または4と同様の利点、すなわち、ランダムNRZ信号に含まれる同符合入力時に同期が大きく外れないような位相同期回路を実現でき、また位相同期時の位相変換特性の高い線形性を有し、さらに位相比較回路の出力波形に変則的な歪みを生じないため、結果として低ジッタ特性を持つ高品質クロック信号の抽出が可能な位相同期回路を実現できるという利点を有する。さらに、回路の小型化およ

実施の形態3ないし5は、図1に示した実施の形態1の位相比較回路10において、電源電圧変動や温度変動、製造ばらつきなどに起因した 出力波形の歪みを如何に抑えるかという命題のもとに考案したものであり、実施の形態3および4は、この実施の形態1の位相比較回路10に含まれる遅延回路11の、上記変動要因による遅延量のずれを抑えることにより命題を解決したもの、実施の形態5は、遅延量のずれが生じても、クロック品質を悪化させるような変則的な出力波形の歪みを生じな

び低消費電力化に適しているという利点も有する。

いようにすることにより命題を解決したものである。

以上説明したように、本発明の位相比較回路によれば、式(1)(図1、図6、図9)または式(2)(図4)に示されるような回路構成を用いることにより、位相同期回路におけるランダムNRZ信号同士の位相比較を行う動作において、同符号データ入力時に同期が大きく外れることがなく、かつ位相同期時における位相変換特性が高い線形性を有する位相比較回路を提供することができる。

さらに、本発明の位相比較回路によれば、式(3)(図11)に示されるような回路構成を用いることにより、ランダムNRZ信号からのクロック抽出及び信号再生の用途に用いられる位相同期回路において、同符合信号入力時に同期が大きく外れないしくみを実現し、位相同期時の位相変換特性の高い線形性を有し、さらに出力波形の変則的な歪みを抑え

WO 02/32041 PCT/JP01/08910

24

ることによって、結果として低ジッタ特性を持つ高品質クロック信号の 抽出が可能な位相同期回路を実現できるような位相比較回路を提供する ことができる。

### 産業上の利用可能性

5

10

15

以上説明したように、本発明の位相比較回路は、位相同期回路におけるランダムNRZ信号同士の位相比較を行う動作において、同符号データ入力時に同期が大きく外れることがなく、かつ位相同期時における位相変換特性が高い線形性を有することができる位相比較回路として有用である。特に、ランダムNRZ信号からのクロック抽出及び信号再生の用途に用いられる位相同期回路において、同符合信号入力時に同期が大きく外れないしくみを実現し、位相同期時の位相変換特性の高い線形性を有し、さらに出力波形の変則的な歪みを抑えることによって、結果として低ジッタ特性を持つ高品質クロック信号の抽出が可能な位相同期回路を実現できるような位相比較回路として適している。

5

20

## 請求の範囲

1. 周期TのランダムNRZ信号Vi(t)と、Vi(t)と同じ周期およびパターンを有し、かつVi(t)から位相が $\theta$ だけ遅れた信号Vi(tー $\theta$  T/2 $\pi$ )とを入力し、前記2つの信号の間の位相差 $\theta$ に対応する直流電圧成分を含む信号を出力する位相比較回路であって、該位相比較回路の出力Vo(t)が、

 $Vo(t) = (Vi(t) - Vi(t-T)) \times Vi(t-\theta T/2 \pi)$ 

であり、ここで、信号Vi(t-T)は信号Vi(t)の周期Tだけ遅 10 延した信号であることを特徴とする位相比較回路。

2. 2つの入力信号の間の位相差に対応する直流電圧成分を含む信号を出力する位相比較回路であって、

入力されたランダムNRZ信号の1周期である時間Tだけ遅延させた 15 信号を出力する遅延回路と、

前記入力されたランダムNRZ信号と前記遅延回路によって遅延された信号との差を出力する減算回路と、

前記入力されたランダムNRZ信号と同じパターンおよび前記位相差を有する他の入力されたランダムNRZ信号と前記減算回路の出力との積を出力する乗算回路と

を備えたことを特徴とする位相比較回路。

- 3. 2つの入力信号の間の位相差に対応する直流電圧成分を含む信号を出力する位相比較回路であって、
- 25 入力されたランダムNRZ信号と該信号と同じパターンおよび前記位 相差を有する他の入力されたランダムNRZ信号との積を出力する第1

## 乗算回路と、

前記入力されたランダムNRZ信号の1周期分である時間Tだけ遅延させた信号を出力する遅延回路と、

前記他の入力されたランダムNRZ信号と前記遅延回路の出力との積 5 を出力する前記第1乗算回路と異なる第2乗算回路と、

前記第1乗算回路の出力と前記第2乗算回路の出力との差を出力する 減算回路と

を備えたことを特徴とする位相比較回路。

10 4. 2 つの入力信号間の位相差に対応する直流電圧成分を含む信号 を出力する位相比較回路であって、

入力されたランダムNRZ信号に対する遅延量を所定の第1信号により制御して出力する第1電圧制御遅延回路と、

入力されたランダムNRZ信号と前記第1電圧制御遅延回路から出力 15 された信号との差を出力する減算回路と、

入力されたランダムNRZ信号と同じ周期とパターンおよび位相差を 有する他の入力されたランダムNRZ信号と前記減算回路の出力との積 を出力する乗算回路と、

前記第1電圧制御遅延回路を制御する制御回路であって、

20 入力されたランダムNRZ信号の周期Tと同じ周期を有するクロック信号を出力する発振回路と、

前記発振回路が出力するクロック信号と所定の第2信号との位相差を検出して出力する位相差検出回路と、

前記位相差検出回路が出力する信号から低周波成分を抽出し、前記 25 所定の第1信号として出力するローパス。フィルタと、

前記ローパス・フィルタが出力する前記所定の第1信号に基づいて

前記位相差検出回路へ前記所定の第2信号を送信することにより、前記発振回路が出力する信号に対する遅延量を制御する第2電圧制御遅延回路とを有する制御回路と

を備えたことを特徴とする位相比較回路。

5

5. 2つの入力信号間の位相差に対応する直流電圧成分を含む信号 を出力する位相比較回路であって、

入力されたランダムNRZ信号を入力されたクロック信号でサンプリングする第1識別回路と、

10 前記第1識別回路の出力を前記入力されたクロック信号でサンプリングする第2識別回路と、

前記第1識別回路の出力信号と前記第2識別回路の出力信号との差を 出力する減算回路と、

前記入力されたランダムNRZ信号の1周期である時間Tだけ遅延さ 15 せた信号を出力する遅延回路と、

前記減算回路の出力信号と前記遅延回路の出力信号との積を出力する乗算回路と

を備えたことを特徴とする位相比較回路。

20 6. 2 つの入力信号の間の位相差に対応する直流電圧成分を含む信号を出力する位相比較回路であって、

入力されたランダムNRZ信号の1周期である時間Tよりやや短い時間  $(T-\delta T)$  だけ遅延させた信号を出力する遅延回路と、

前記入力されたランダムNRZ信号と前記遅延回路によって遅延され 25 た信号との差を出力する減算回路と、

前記入力されたランダムNRZ信号と同じパターンおよび前記位相差


を有する他の入力されたランダムNRZ信号と前記減算回路の出力との 積を出力する乗算回路と

を備えたことを特徴とする位相比較回路。

- 5 7. 周期TのランダムNRZ信号Vi(t)と、Vi(t)と同じ周期およびMターンを有し、かつVi(t)から位相が $\theta$ だけ遅れた信号 $Vi(t-\theta T/2\pi)$ とを入力し、前記2つの信号の間の位相差 $\theta$ に対応する直流電圧成分を含む信号を出力する位相比較回路であって、該位相比較回路の出力Vo(t)が、
- $V_0(t) = (V_i(t) V_i(t (T \delta T))) \times V_i(t \theta T/2\pi)$  であり、ここで、信号 $V_i(t (T \delta T))$ ) は信号 $V_i(t)$  の周期T よりやや短い時間  $(T \delta T)$  だけ遅延した信号であることを特徴とする 位相比較回路。


1/12

<u>10</u>



F I G. 1

<u>30</u>



F I G. 2

	,		
			•

2/12




FIG. 3




FIG. 4

		- <u>\</u>
		,





FIG. 5

		<del>.</del>
		,

4/12



			•
			•

5/12




FIG. 7

		·
		·




FIG. 8

		•
	•	

7/12




FIG. 9




FIG. 10

		J

9/12





FIG. 11

	÷		
			-
			j
		,	

10/12



7. .61

		-	*	
	**			ı
				J.

## 11/12




FIG. 13





FIG. 14

	•		
			J
			,



Į.				
	÷ 1			•
				4
				•
				,
				•
	**			
		.81		

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> H04L 7/033 H03L7/08 H03K 5/26					
According t	to International Patent Classification (IPC) or to both na	ational classification and IPC			
	S SEARCHED				
Minimum d	ocumentation searched (classification system followed Cl <sup>7</sup> H04L 7/033 H03L7/08 H03K	by classification symbols)			
1110.	.CI HU4L //U33 HU3L//U0 HU3R	. 5/26			
Jits	tion searched other than minimum documentation to the suyo Shinan Koho 1926-1996 Li Jitsuyo Shinan Koho 1971-2001	Jitsuyo Shinan Toroku K	Coho 1996-2001		
L	<u> </u>				
Electronic a	ata base consulted during the international search (nam	ne of data base and, where practicable, sea	rch terms used)		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap	<del></del>	Relevant to claim No.		
A	JP 11-122232 A (Fujitsu Limited	d),	1-7		
	30 April, 1999 (30.04.99), Fig. 1 and its explanation				
	(Family: none)				
A	   JP 6-268514 A (Toshiba Corporat	tion).	1-7		
	22 September, 1994 (22.09.94),	,	1.		
	Fig. 1 and its explanation (Family: none)		·		
	(Family: Hone)				
A	JP 7-38544 A (Oki Electric Indu	ustry Co., Ltd.),	1-7		
lli u	07 February, 1995 (07.02.95), Fig. 2 and its explanation	·			
	(Family: none)				
A	JP 6-37838 A (Sony Corporation)		1-7		
	10 February, 1994 (10.02.94),	( )	1-/		
	Fig. 1 and its explanation				
	(Family: none)	ļ			
) =					
	r documents are listed in the continuation of Box C.	See patent family annex.			
	categories of cited documents: ent defining the general state of the art which is not	"T" later document published after the inter- priority date and not in conflict with the			
conside	red to be of particular relevance document but published on or after the international filing	understand the principle or theory under "X" document of particular relevance; the c	erlying the invention		
date	red to involve an inventive				
cited to	cited to establish the publication date of another citation or other "Y" document of particular relevance; the claimed invention cannot				
"O" docume	Tombind wan one of mote duties about decaments, such				
"P" docume	means combination being obvious to a person skilled in the art				
than the priority date claimed					
Date of the actual completion of the international search 17 December, 2001 (17.12.01)  Date of mailing of the international search report 25 December, 2001 (25.12.01)					
	(1,121,02)	23 December, 2001 (2	5.12.01		
Name and mailing address of the ISA/  Authorized officer					
	nese Patent Office	Audionzed officer			
Facsimile No.		Telephone N			

	:		
			ŧ
			•
			, š
		× '*>	

						-		
A. 発明の属	する分野の分類(国際	禁特許分類(I	PC))					
·Int	. C17 H04L	7/033	H03L7	/08	нозк	5/26		
 B. 調査を行・	 った分野							<u> </u>
	小限資料(国際特許	分類(IPC)	)			<del></del>		
Int	. C1' H04L	7/033	H03L7	/08	. H 0 3 K	5/26		
最小限資料以外の	の資料で調査を行った	と分野に含まれ	るもの	· · ·				
	実用新案公報							
	]公開実用新案公報 ]実用新案登録公報		0.6 - 200	•			•	•
	登録実用新案公報		4-200		•			
国際調査で使用し	した電子データベーン	ス(データベー)	スの名称、認	査に使用	した用語)			-
		•				•		
(の関連する)	と認められる文献							
引用文献の	というないの文献				•	•		関連する
カテゴリー*	引用文献名 及び	ゾー部の箇所が	関連するとき	は、その	関連する箇所	所の表示		の範囲の番号
	JP 11-12 999(30.( (ファミリーなし	)4.99)				. 4月.	1   1 -	<b>-</b> 7
	JP 6-268 4(22.09. (ファミリーなし	94),第			22.9	月. 19	9   1 -	<b>- 7</b> .
	·				<del></del>	<del></del>		
x C欄の続きに	こも文献が列挙されて	ている。 			テントファミ	リーに関す	-る別紙を	多照。 ————————————————————————————————————
もの 「E」国際出願 以後に伝え 「L」優先権主 日若しくに 文献(理 「O」口頭による	のある文献ではなく、 日前の出願または特記 表されたもの 張に疑義を提起するご は他の特別な理由を必	午であるが、国际 文献又は他の文章 確立するために 等に言及する文章	際出願日献の発行引用する・・・	「T」 国出の特の特上よ同 「Y」 と 」 「A」 「A」 「A」 「A」 「A」 「A」 「A」 「A」 「A」 「	と矛盾するに関関れたのののはあるこれであることであることであることであることであることであることであることであること	優先日後にため、 もの用すではない。 は、 は、 は、 は、 は、 は、 は、 は、 は、 は、 は、 は、 は、	く、発明のてとってとってとってとっている。これではいいできる。これはいいできる。これではいいできんではいいできんではいいできんではいいできんではいいではいいできんではいいではいいできんではいいできんではいいではいいではいいではいいではいいではいいではいいではいいではいいではい	献と他の1以 ある組合せに
国際調査を完了し		12.01	<u> </u>	際調查報	告の発送日	6	25.12	.01
	特許庁(ISA/JI		特	許庁審査	官(権限のる 阿 部	ある職員) 弘	5	K 9382
• •	更番号100-891 千代田区霞が関三丁目		.	話番号	03-358	R 1 — 1 1		3555

·C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求の範囲の番号
A		1-7
A·	JP 6-37838 A (ソニー株式会社) 10.2月.199 4 (10.02.94),第1図とその説明 (ファミリーなし)	1-7
· .	•	
	·	
	,	
		<u></u>